![]() |
![]() |
TOP > Verilog > テストベンチ |
![]() |
![]() |
テストベンチ
作成したモジュールに対して、信号の接続および、波形を表示されるにはテストベンチが必要になる。テストベンチは、モジュールと同じように作成する。ただし、TOPにあたるのでポートの記述は不要。以下に記述方法を示す。
(例)$monitor ("%t: a = %b, b = %b, out = %b", $time, a, b, out);
(例)#10 a = 10;
基本的なテストベンチの記述
module モジュール名; reg 入力 wire 出力 モジュール名 インスタンス名(信号...); initial begin $dumpfile("波形ファイル名"); $dumpvars(開始時刻, インスタンス名); $monitor ("波形に出力する書式", 変数...); #数字 処理 ... $finish end endmodule |
![]() |
![]() |
Copyright 2007 ためになるホームページ All Rights Reserved. |