Verilog - モジュールの書き方

TOP > Verilog > モジュールの書き方

モジュールの書き方

verilogでのモジュールの記述方法は、以下の通りになる。

module ～ endmodule内に記述

module の後にモジュール名を記述

モジュール名の後の()内にポート名(信号名)を記述

()の後ろには、セミコロンを記述

ポートが入力なのか出力なのか、入出力なのかを記述(moduleで記述した信号名は全て列挙しなければならない。)

処理の記述が終わったら、endmoduleを記述。endmoduleの末尾には、セミコロンは不要

基本的なモジュール記述の例

module モジュール名 (信号名A, 信号名B, 信号名C.....);
input 信号名A
output 信号名B
  /*処理*/
  //コメント
endmodule