Verilog - 論理式を用いたゲート回路

TOP > Verilog > 論理式を用いたゲート回路

論理式を用いたゲート回路

assignを使っての論理式は、以下のようになる。

論理式を用いたゲート回路の例

module LOGIC_TEST (INA, INB, INC, XOUT);
input INA, INB, INC;
output XOUT;

assign XOUT = ~INA;              //NOT
assign XOUT = (INA & INB & INC); //AND
assign XOUT = (INA | INB);       //OR
assign XOUT = ~(INA & INB);      //NAND
assgin XOUT = ~(INB | INC);      //NOR
assign XOUT = (INA ^ INB);       //XOR
assgin XOUT = ~(INB ^ INC);      //XNOR


endmodule