Verilog - 抽象データ型

TOP > Verilog > 抽象データ型

integer

integerは整数型(32ビット)の符号付である。主に、ループの制御変数やファイルハンドルに使用する。

integerの例

integer i;
for (i = 0; i < 10; i = i + 1) begin
  //処理
end

time

timeは時間型(64ビット)の符号なしである。

real

realは実数型(64ビット)である。

event

event型は値を持たない特殊な変数であり、タイミング制御中のイベント式に使用する。

(宣言) event 変数名;

呼出し側では、以下のように呼び出す。

-> 変数名;

integerの例

initial begin
  //イベントの発生まで、以下の処理は行わない
  @(outflag);
  //処理
end  

initial begin
  #1000 
  ->outflag;
end;

parameter

parameterは定数を設定する時に使用する。主にループの最大値の値などに使用する。

parameterの例

parameter MAX_CNT = 10;
integer i;
initial begin
  for (i = 0; i < MAX_CNT; i = i + 1) begin
    //処理
  end
end